我是一个对底层架构比较感兴趣的技术爱好者，最近在啃Intel的官方手册，结果在网上搜了一圈，发现居然压根没人翻译过，连零散的都没有。既然如此，我就决定自己动手，一边学一边翻，顺便整理下来，也许能帮上后来的人少走点弯路。

翻译进度

目前正在翻译的内容是Intel® 64 and IA-32 Architectures Software Developer's Manual Volume 3 (3A, 3B, 3C, & 3D): System Programming Guide，这是理解x86架构的核心参考资料。

• 第1章：关于本手册
• 第2章：系统架构概览
• 第3章：保护模式下的内存管理
• 第4章：线性地址预处理
• 第5章：分页机制
• 第6章：保护机制
• 第7章：中断与异常处理
• 第8章：用户中断
• 第9章：任务管理
• 第10章：多处理器管理
• 第11章：处理器管理与初始化
• 第12章：高级可编程中断控制器（APIC）
• 第13章：内存缓存控制
• 第14章：Intel® MMX™ 技术的系统编程
• 第15章：指令集扩展与扩展处理器状态的系统编程
• 第16章：功耗与热管理
• 第17章：机器检查架构
• 第18章：机器检查错误码解释
• 第19章：调试、分支分析、TSC 与Intel® 资源监控技术特性
• 第20章：最后分支记录（LBR）
• 第21章：性能监控
• 第22章：8086 模拟
• 第23章：混合使用 16 位与 32 位代码
• 第24章：架构兼容性
• 第25章：虚拟机扩展（VMX）简介
• 第26章：虚拟机控制结构（VMCS）
• 第27章：VMX 非根模式操作
• 第28章：虚拟机进入（VM Entry）
• 第29章：虚拟机退出（VM Exit）
• 第30章：地址转换支持的 VMX 扩展
• 第31章：APIC虚拟化与虚拟中断
• 第32章：VMX指令参考
• 第33章：系统管理模式（SMM）
• 第34章：Intel® Processor Trace
• 第35章：Intel® SGX 简介
• 第36章：Enclave访问控制与数据结构
• 第37章：Enclave运行机制
• 第38章：Enclave退出事件
• 第39章：Intel® SGX 指令参考
• 第40章：Intel® SGX与IA-32 / Intel® 64架构的交互
• 第41章：Enclave代码调试与分析
• 附录A：VMX能力报告机制
• 附录B：VMCS字段编码
• 附录C：VMX基本退出原因